纳米晶存储特性的研究

1引言

　　在室温下工作的Si纳米晶MOSFET存储器件有体积小、低能耗、高剂量、快速擦写和可多次循环使用的特点，在未来的超大规模集成电路中有着重要的应用前景。这种存储器件可在约3V的低压下工作，Si剂量可达到1012/cm2以上，读写时间达到ns量级，循环擦写次数可达109量级，存储时间可达几天以上[1]，可作为非易失性的随机存储器。

　　2 纳米晶粒MOSFET存储器的存储特性

　　纳米晶存储器的存储效应主要由其存储电荷的剂量、写入时间和存储时间反映出来。存储电荷的剂量是指每平方厘米中能存储的电荷数，电荷主要存储于纳米晶粒中，对于单电子存储，存储电荷的剂量与浮栅中纳米晶粒剂量的大小同数量级 ；写入时间是电子穿过隧穿氧化层存储在纳米晶中所需的时间，写入时间随隧穿氧化物厚度的减小和纳米晶粒剂量的增加而缩短 ；存储时间为电荷在纳米晶中保存的时间，由于纳米晶粒MOSFET存储器中电荷泄漏的方式主要是电荷反向隧穿 [2]，存储时间随隧穿氧化物的厚度增加而延长。

　　如图1所示，纳米晶粒镶嵌在源漏沟道与控制栅之间的氧化物中,当在控制栅和源之间加上偏压时，电子直接隧穿注入纳米晶粒内，使栅极电荷受到屏蔽而导致器件阈值改变。在存储状态下，电子处于势阱中，当栅极加上反向偏压时，电子通过直接隧穿又回到沟道内，由此实现电荷的擦除。当一个电荷注入纳米晶时，其产生的库仑势能远大于常温下热能，从而阻碍了其它的电荷注入，所以每个纳米晶粒中只能存储一定数目的电荷，因而可望实现单电子存储。与传统的浮栅存储器相比，纳米晶MOSFET存储器在存储一位数据时所需的电子数少，绝缘层中电流密度小，因而可在单位面积内存储更多的信息，提高器件循环使用的次数并缩短擦写时间。

　　下面用改进的传统MOS器件模型来讨论纳米晶存储器存储特性的机理[3,4]。将纳米晶看作小的球形电容。图2给出此存储器的等效电路[3]。C1，d1分别是浮栅与衬底间的电容和距离；C2，d2分别是浮栅与控制栅之间的电容和距离，则有
（1）
　　当电子隧穿进入纳米晶时，其隧穿速率
（2）
　　式中，；N是隧穿电子的数目；T是隧穿传输系数；
　　 （3）
　　式中，VW是写入时所施加的电压；m是浮栅中纳米晶的数目；q0是背景电量。

　　隧穿速率的大小反应了写入速度的快慢，当隧穿氧化层的厚度增大时， C1减小，从而V变小，隧穿速率变小，写入时间加长。

　　当电荷存储于纳米晶中时，电荷会随时间的流逝而逐渐泄漏，在直接隧穿的区域，浮栅中的电荷随时间的变化如下
（4）
　　式中，；I为隧穿电流；tR为时间常数。

　　当隧穿氧化层的厚度增大时，C1减小，B增大，电荷泄漏较慢；当控制氧化层的厚度增大时，C2减小，B增大，电荷泄漏速率也较慢。

　　3 影响存储特性的因素

　　由以上的分析可以看出，纳米晶粒MOSFET存储器的存储特性受多方面因素的影响，其中包括纳米晶粒的剂量、隧穿氧化层、控制氧化层的厚度等。

　　3.1 纳米晶的剂量

　　高剂量纳米晶的单电子存储器件存储的电荷剂量大，即可存储的信息量大，如能制得高剂量纳米晶的器件，则可能实现Tb/cm2存储。纳米晶的剂量越大，隧穿速率也越大，存储器的速度也就越快。这一点也可由栅极电流与栅极电压的Fowler-Nordheim图的斜率算出[5]，样品剂量高到一定程度时，隧穿势垒会降低，写入速度会加快。

　　提高纳米晶的剂量，可使器件存储性能得到提高。研究表明，在硅的氮化物或三氧化二铝上生长纳米硅晶，可获得高纳米晶剂量的器件[1,6]。在（001）Si晶片上生长1.5nm厚的SiO2薄层，再用原子束沉积法生长1nm厚的Al2O3薄层。在此Al2O3薄层作为Si生长的功能表面。在低压下用SiH4进行化学汽相沉积生长Si量子点。实验表明，在Al2O3薄层上生长的硅纳米晶，其成核与生长与沉积温度和SiH4气压的关系很小。这是由于ALD过程使表面实现完全羟基化，OH对SiH4有强化学吸收作用，Al2O3表面的OH剂量大，Al—OH成为Si的成核中心，因而可获得高剂量Si纳米晶（可达1012/cm2以上）。实验证明，高剂量样品的擦写速度比低剂量的样品要高得多；另一方面，是Al2O3的隧穿势垒较SiO2低。在存储时间方面，75%的电荷会在104s内泄漏，这可能是因为器件没有进行退火处理，界面缺陷使器件存储力降低，以及高剂量情况下隧穿势垒降低。若进行退火处理并调整隧穿氧化层的厚度，可能会使存储时间加长。

　　3.2 隧穿氧化层

　　由于SiO2/Si界面有很高的势垒，隧穿电流对隧穿氧化层厚度的变化十分灵敏[2]。隧穿氧化物厚度的微小改变可能会使隧穿电流发生量级上的改变。增加隧穿氧化层的厚度d同时影响写入时间和存储时间，增大d会使电荷损失较慢，但写入时间加长，所以必须在写入时间和存储时间上进行调整。

　　隧穿氧化层的质量对电荷的注入和泄露也有影响。隧穿氧化层中的缺陷，有助于电荷的注入，但不利于电荷的存储，隧穿氧化层的质量可通过退火来改善。

　　纳米硅晶MOSFET存储器在隧穿氧化层的厚度不同的情况下的电荷的注入和存储特性最近也得到研究[7]。在1000℃时用干燥氧化法在p型Si衬底上分别生长厚度为20，30，40nm厚的SiO2，其中注入剂量为4×1013cm-2而能量为150keV的B+进行掺杂，随后注入15keV的浓度为2×1016cm-2的Si+。器件在N2中退火1min，然后在普通炉子中退火4h。计算分析其中Si纳米晶的分布，氧化层厚度为30nm的器件中Si纳米晶的剂量较高且多位于p-Si/SiO2的界面；20nm厚的器件中Si纳米晶集中于衬底Si中但剂量较小；40nm厚的器件中Si纳米晶的剂量较高但距离衬底界面很远（约15nm）。测量发现氧化层厚度为30nm的器件存储电荷的能力最强，20nm厚的器件次之，40nm厚的器件最弱（需在高压下才显示存储特性）。由此可见，影响电荷存入的主要因素是硅纳米晶与硅衬底界面的距离，其次是硅纳米晶的浓度。从存储时间来看，氧化层厚度为40nm的器件具有很长的存储时间（在104s的时间内电荷几乎没有减少），30nm的次之，20nm的最弱。这一结果与前面的结论完全符合。相比之下，厚度为30nm的器件具有较短的写入时间，厚度为40nm的器件具有很长的存储时间，实际应用时可视需要来决定隧穿氧化层的厚度。

　　若对上述方法制得的器件进行额外的热氧化[8]，即在850 ℃氧气氛围中退火16min或32min，将进一步提高隧穿氧化层的质量和厚度。在氧气氛围中退火使纳米晶粒和衬底Si氧化，从而使得晶粒尺寸和剂量减小。接近衬底的小的Si晶粒氧化消失，使得纳米晶与Si衬底间的平均距离增大，隧穿氧化物的厚度增加1~2nm。额外的氧化处理使电子遂穿回到衬底的可能性变得很小，使器件的存储时间延长至几年甚至更长。但这也会导致隧穿电流减小和可存储电荷数的减少，这一点可从测得的磁滞回线宽度明显减小中看出。若为提高栅极电压，则写入时间可变短，但这会加大对器件的损伤。若在增加隧穿氧化层厚度的同时，增加纳米晶粒的剂量，可使器件性能在写入速度和存储时间两方面都得到提高。

　　3.3 控制氧化层的厚度

　　存储器中电荷的泄漏还包括电荷从控制栅泄漏，尽管不及隧穿氧化层的影响大，控制氧化层对存储时间也有一定影响。增加控制氧化层的厚度，由栅极泄漏出去的电流就越小，电荷存储得就越久。控制氧化层的厚度对存储特性的影响，远不及隧穿氧化层的厚度和质量的影响来得明显，但在制备器件时注意对控制氧化层厚度的控制，可以使器件更完善，性能更好。

　　控制氧化层的厚度也可通过退火来改变。研究发现在弱氧氛围中退火，可以增加控制氧化层的厚度，并改善整体氧化物的质量[9]。7~9nm厚的SiO2薄膜生长在（100）p型Si衬底上，随后注入1keV的浓度为2×1016cm-2的样品在950 ℃ N2（每体积含1.5%的O2）中退火。在退火过程中过剩的Si原子（主要是分布在纳米晶上部Si原子）被氧化，使得控制氧化物层变厚，氧化物导电性减弱。由于控制氧化物层变厚，电子和空穴只能通过衬底注入。对其进行测量，发现存储能力高于同厚度的热氧化物。这可能是因为隧穿氧化物中还留有少量离子注入时引入的结构缺陷，这些缺陷有助于电子在低的栅极电压下的注入。在存储时间方面，退火处理使电子很难从控制氧化物层跑掉，且通过在弱氧氛围中退火，使隧穿氧化物的质量也得到一定提高，因而存储时间也很长（可达到约11h）。同时，由于是弱氧氛围退火，隧道氧化物增厚不多，所以对写入时间的影响不大。与额外的热氧化法相比，这一方法在存储时间上略差一些，但其在写入时间上具有优势。

　　3.4 制备窄沟道器件

　　非易失性的存储器面临的主要问题是阈值电压变化DVth较小，存储时间较短，为此，人们提出了窄沟道器件。由于电荷是通过沟道进入纳米晶中的，MOSFET对纳米晶中的电荷十分敏感，因此沟道对于阈值电压的变化和存储时间有很强的影响。当器件的沟道宽度小于10nm时，可获得较大的DVth和较长的存储时间。由于一个纳米晶可覆盖沟道的大部分，电流的路径限制在瓶颈区域。同时，由于侧面纳米晶的影响，窄沟道中的电压较高，因此窄沟道的MOSFET有较大的DVth。在窄沟道的情况下计算DVth，应考虑沟道的宽度，DVth可由下式算出[10]
　　 （5）
　　式中，dcntl是栅极氧化层的厚度；d是纳米晶的直径；Wchann是沟道宽度。

　　由公式可以看出，窄沟道的器件具有较大的DVth。以下用此公式考虑高剂量窄沟道器件的阈值电压变化。器件由文献[11]的方法制备；沟道宽度由文献[12]的方法估计；随后再沉积50nm厚的控制氧化层，其余过程与普通MOSFET的制备相同。用式（5）算出的隧道宽度与DVth的关系（表1）与实验值基本符合。可见，当沟道宽度降到5nm时，可以获得很大的DVth。

　　窄沟道器件的存储时间比宽沟道要长得多。实验显示，窄沟道（5nm）的MOSFET具有较长的存储时间，在编程后的104s后，5nm宽沟道器件的DVth是5mm宽沟道器件DVth的两倍。在存储时间上，5nm宽沟道器件的存储时间也长出5倍[11]。

　　窄沟道的MOSFET具有较长的存储时间主要由两个原因，其中一个是由于在窄沟道器件中瓶颈区域的少数电子对总体的电导率支配作用，单个电子的影响要大得多。在宽沟道器件中DVth与纳米晶中存储的电荷数呈线性关系；在窄沟道器件中则呈非线性关系。当电子从纳米晶中流失，窄沟道器件的DVth减小速率比窄沟道器件的要缓慢得多，因而具有长的存储时间。另一个原因是量子限域效应。由于量子限域效应的增强，窄沟道的基态能级升高，因而隧穿速度降低[11]。从数据中可看出，窄沟道器件作为非易失性的存储器有很大的优越性。

　　4 结语

　　本文讨论了纳米晶存储器的存储特性及其机理，分析了纳米晶的剂量、隧穿氧化层、控制氧化层、沟道宽度等几个因素对纳米晶粒MOSFET存储器存储特性的影响，并介绍了这方面研究的最新进展。由于纳米晶粒MOSFET存储器具有很多优良性质，所以目前的主要目标是，通过改变工艺参数和制备方法来研制出同时具有更高剂量存储、更短擦写时间和超长存储时间等特性的高效的纳米晶粒MOS FET 存储器。